訂閱
糾錯(cuò)
加入自媒體
當(dāng)前位置： OFweek 智能制造網(wǎng)   >  正文

解讀：IC封裝行業(yè)的最新技術(shù)和市場(chǎng)趨勢(shì)

芯粒為3D IC封裝錦上添花

還有一種使用芯粒(chiplet)的3D IC封裝,是由AMD發(fā)明的,臺(tái)積電、英特爾、華為海思都在研究。它可以實(shí)現(xiàn)CMOS器件與非CMOS器件的異構(gòu)集成,或許有助于讓摩爾定律繼續(xù)下去。這個(gè)想法是將一個(gè)大的SoC分解成更小的芯粒,以提高良率和降低成本,同時(shí)提高客戶的可重用性。芯粒模式允許設(shè)計(jì)人員像搭積木一樣制造芯片,利用各種IP而不考慮它們是在哪個(gè)節(jié)點(diǎn)或用什么技術(shù)制造的;它們可以構(gòu)建在各種材料上,包括硅、玻璃和層壓板。

芯粒有望延續(xù)摩爾定律

下一代IC設(shè)計(jì)人才必須懂封裝

美國喬治亞理工學(xué)院(Georgia Tech)教授、超大規(guī)模集成電路(VLSI)數(shù)字暨混合信號(hào)設(shè)計(jì)專家Arijit Raychowdhury表示,先進(jìn)IC設(shè)計(jì)的新疆域在于封裝。


他說:“封裝是一個(gè)設(shè)計(jì)工程師必須了解的�！毕冗M(jìn)IC設(shè)計(jì)的重點(diǎn)已經(jīng)從工藝技術(shù)轉(zhuǎn)向封裝技術(shù),但問題在于“業(yè)界對(duì)于這種轉(zhuǎn)移將如何進(jìn)展的了解不夠。”他認(rèn)為臺(tái)積電是一家在這方面表現(xiàn)得比較好的公司。

他指出:“芯片產(chǎn)業(yè)已經(jīng)意識(shí)到,依循摩爾定律的工藝微縮速度已經(jīng)趨緩,而產(chǎn)業(yè)界似乎不愿意面對(duì)芯片設(shè)計(jì)即將發(fā)生的巨變──從工藝到封裝技術(shù)的轉(zhuǎn)變�！�

現(xiàn)在,晶體管微縮已經(jīng)接近極限,但從技術(shù)上來看,也許微縮演進(jìn)的速度不如我們想的那么快。以內(nèi)存制造技術(shù)或后道工藝晶體管技術(shù)為例,他認(rèn)為還會(huì)有很多新的東西出現(xiàn),產(chǎn)業(yè)界應(yīng)該在這個(gè)特定領(lǐng)域快速行動(dòng)起來,去探討這方面的“黑魔法”。

面對(duì)封裝的技術(shù)演進(jìn)和挑戰(zhàn),你準(zhǔn)備好了嗎?

<上一頁  1  2  3  4  
聲明： 本文由入駐維科號(hào)的作者撰寫，觀點(diǎn)僅代表作者本人，不代表OFweek立場(chǎng)。如有侵權(quán)或其他問題，請(qǐng)聯(lián)系舉報(bào)。

發(fā)表評(píng)論

共0條評(píng)論，0人參與

請(qǐng)輸入評(píng)論內(nèi)容...

請(qǐng)輸入評(píng)論/評(píng)論長度6~500個(gè)字

您提交的評(píng)論過于頻繁，請(qǐng)輸入驗(yàn)證碼繼續(xù)

  • 看不清，點(diǎn)擊換一張  刷新

暫無評(píng)論

暫無評(píng)論

    文章糾錯(cuò)
    x
    *文字標(biāo)題：
    *糾錯(cuò)內(nèi)容：
    聯(lián)系郵箱：
    *驗(yàn) 證 碼：

    粵公網(wǎng)安備 44030502002758號(hào)